myFPGA栏目 / ARTICLES
技术专题
面向 FPGA 开发者的设计方法、工程实践与技术专题。
- 国产 FPGA 生态入门：芯片之外还要看什么
从器件、开发工具、IP、开发板、资料和供货支持认识国产 FPGA 生态，建立可核实的项目评估清单。
- FPGA 内部架构与常见资源入门
认识 LUT、触发器、片上存储、DSP、互连和时钟资源，并理解不同器件的资源命名与配置并不完全相同。
- FPGA 板卡 Bring-up 入门：上电、配置、时钟与调试
以分层检查方式开展 FPGA 板卡首次上电与调试，覆盖供电、JTAG 配置、时钟复位、I/O 和片上逻辑分析。
- FPGA 跨时钟域（CDC）基础：同步器、脉冲与多位数据
了解异步时钟域中的亚稳态风险，并区分单比特电平、事件脉冲和多位数据的跨域传递方式。
- FPGA RTL 组合逻辑与时序逻辑入门
从组合逻辑、触发器与时钟沿理解 RTL 如何映射为硬件，并用 SystemVerilog 示例说明默认赋值和寄存器更新。
- FPGA 配置与 Bitstream 文件入门
认识 FPGA 配置文件、JTAG 下载与非易失存储器启动之间的区别，并了解文件格式因器件系列而异。
- FPGA 开发流程入门：从需求到板级验证
了解 FPGA 项目中需求分析、RTL 设计、仿真、综合、布局布线、时序分析、配置文件生成与板级验证的基本关系。
- FPGA 外部 DDR 存储接口入门：控制器、PHY 与校准
从 FPGA 系统视角了解外部 DDR 接口中的控制器、物理层、初始化校准和板级约束。
- FPGA FIFO 入门：深度、标志与时钟域
了解 FIFO 如何缓冲数据流、如何估算容量，以及单时钟与双时钟 FIFO 的适用边界。
- FPGA 有限状态机设计入门：状态、转移与输出
认识有限状态机的状态寄存器、下一状态逻辑和输出逻辑，理解 Moore 与 Mealy 输出及状态编码选择。
- FPGA 定点数与位宽入门：符号、舍入和溢出
从补码与二进制小数理解定点运算，明确量化、舍入、溢出策略及加法、乘法、累加的位宽增长。
- FPGA I²C 接口入门：开漏、起止条件与握手
从开漏上拉理解 I²C 数据传输、ACK/NACK、重复起始和时钟延展，并建立 FPGA 实现与板级检查思路。
- FPGA 是什么？可编程逻辑入门
从可编程逻辑、并行电路和配置流程认识 FPGA，并了解它与处理器及 ASIC 的差异。
- FPGA 片上逻辑分析仪入门：探针、触发与采样窗口
了解 AMD ILA 与 Intel Signal Tap 调试中的探针规划、采样时钟、触发和存储取舍，区分仿真、片上采样与外部示波器，并检查调试逻辑对实现的影响。
- FPGA 片上存储器入门：LUT RAM、Block RAM 与推断
认识 FPGA 片上存储资源与 RAM 推断方式，了解端口、读写行为和综合报告对设计实现的影响。
- FPGA PCBA 生产测试入门：功能验证、烧录与追溯
了解 FPGA 板卡生产测试与 RTL 仿真的边界，并规划配置、板级功能、接口验证、工装和测试记录。
- FPGA PCIe 数据传输入门：MMIO、DMA 与基础调试
区分 PCIe MMIO 与 DMA 的用途，梳理 FPGA 数据路径、主机驱动协同及从链路到数据校验的调试顺序。
- FPGA PCIe 入门：Endpoint、Lane、链路建立与 BAR
建立 PCIe Endpoint、链路宽度、配置空间与 BAR 的基础概念，区分链路建立、主机枚举和用户逻辑访问。
- FPGA I/O 引脚规划与电气约束入门
了解 FPGA 引脚分配如何与 PCB、I/O Bank、电压标准、时钟和差分接口协同规划。
- FPGA 流水线入门：吞吐率、延迟与数据反压
用简短数据通路示例理解流水线寄存器划分、吞吐率与延迟，并认识反压、控制对齐和时序优化的取舍。
- FPGA 功耗估算与热设计入门
理解静态与动态功耗、时钟翻转和 I/O 负载，准备工具估算输入，并通过板级测量与散热验证区分模型结果和实际运行表现。
- FPGA RTL 仿真与 Testbench 入门
了解如何用 testbench 驱动 RTL 设计、检查预期行为，并理解仿真与板级验证之间的边界。
- FPGA SPI 接口入门：CPOL、CPHA、片选与时序
理解 SPI 主从角色与四种时钟模式，区分 FPGA 内部移位逻辑、引脚电气条件及板级时序验证。
- FPGA 时序约束与静态时序分析入门
从时钟、输入输出延迟和关键路径认识 FPGA 时序约束，并了解如何阅读静态时序分析结果。
- FPGA UART 接口入门：波特率、帧格式与收发
理解 UART 波特率采样与收发状态机，明确逻辑电平 UART、RS-232 和 RS-485 的边界及板级验证方法。